Statistische Analyse des Zeitverhaltens von CMOS Schaltungen und Modellierung von Parametervariationen

Frank Sill, Claas Cornelius, Dirk Timmermann

Fakultät für Informatik und Elektrotechnik, Universität Rostock
{frank.sill; claas.cornelius; dirk.timmermann}@uni-rostock.de

Kurzreferat

Die prozessbedingten Variationen innerhalb integrierter Schaltungen werden in den nächsten Jahren immer stärker zunehmen. Daher führen konservative Techniken zur Zeitanalyse wie die Corner Case Methode zu einer Überbewertung der schlechtesten Fälle und einer Unterbewertung der typischen Betriebsbedingungen. Die statistische Analyse des Zeitverhaltens (SSTA) begegnet diesem Problem, indem alle Verzögerungen als Gauß-Verteilung beschrieben werden. Die Vorhersage des Zeitverhaltens wird dadurch wesentlich genauer. In der vorliegenden Arbeit wird ein neuer Ansatz zur SSTA an Gattern mit mehreren Eingängen vorgestellt. Weiterhin wird ein Vorschlag zur Modellierung des Zeitverhaltens von CMOS-Gattern bei Parametervariation präsentiert. Die beschriebenen Methoden reduzieren die prognostizierte Berechnungszeit der Schaltung um durchschnittlich 19% bei 99,9% Zuverlässigkeit und um 21% bei 97,5% Zuverlässigkeit.

1. Einleitung

Das aggressive Skalieren der Technologieparameter führt dazu, dass sich Parametervariationen immer stärker auf die Eigenschaften der Transistoren und das Übertragungsverhalten der Verbindungsleitungen aus [1]. Dies hat vor allem Auswirkungen auf das Zeitverhalten der Schaltungen.

Die Analyse des Zeitverhaltens wird bisher mit der *Static Timing Analysis* (STA) vorgenommen. Hierbei erhält jede Verbindungsleitung und jedes Gatter eine deterministische Verzögerungszeit. Die Schaltung wird als gerichteter Graph beschrieben, wobei die Gatter die Knoten und die Verbindungen zwischen den Gattern die Kanten bilden. Um dem Einfluss der Parametervariationen gerecht zu werden, wird für jedes Gatter und für jede Verbindungsleitung der schlechteste und der beste Fall betrachtet. Das Verfahren wird auch als *Design Corner* (DC) Methode bezeichnet. Diese Analyse ist äußerst konservativ und hat aufgrund der zunehmenden Parametervariationen zur Folge, dass für die Schaltungen eine hohe maximale Verzögerungszeit ermittelt wird. Dies führt dazu, dass die ermittelte Performance der Schaltung im Gegensatz zur wahrscheinlichsten Performance sehr gering ist.

Um diesem Problem zu begegnen, wird seit einigen Jahren eine statistische Analyse vorgeschlagen [1]. Hierbei werden die Verzögerungszeiten mit einer Wahrscheinlichkeitsverteilung beschrieben. Nach der Analyse des Zeitverhaltens, welche der STA gleicht, liegt die maximale Verzögerung als Wahrscheinlichkeitsverteilung vor. Nun kann für eine erwünschte Zuverlässigkeit die Performance für die Schaltung bestimmt werden. Es zeigt sich, dass schon für eine sehr hohe Zuverlässigkeit eine viel höhere Performance erzielt werden kann, als bei der DC Methode. Das Verfahren wird als *Statistical Static Timing Analysis* (SSTA) bezeichnet.

2. Grundlagen

2.1 Die Gauß-Verteilung

Parametervariationen können als Gauß-Verteilung approximiert werden, da sie als rein zufällige Verteilung betrachtet werden dürfen [2],:

$$P(x) = \frac{1}{\sigma\sqrt{2\pi}}\, e^{-\frac{1}{2}\left(\frac{x-\mu}{\sigma}\right)^2}$$

μ ist der Erwartungswert und σ die Standardabweichung. Wird die Gauß-Verteilung für die Verzögerungszeit eines Gatters angegeben, ist Wert *P(delay)* die Wahrscheinlichkeit, dass das Gatter die Verzögerung *delay* hat. Die Integration der Gauß-Verteilung wird als kumulative Wahrscheinlichkeitsdichte *C(x)* bezeichnet:

$$C(x) = \int_0^x \frac{1}{\sigma\sqrt{2\pi}}\, e^{-\frac{(t-\mu)^2}{2\sigma^2}}\, dt$$

Der Wert *C(delay)* eines Gatters gibt an, mit welcher Wahrscheinlichkeit die Verzögerung kleiner als die Zeit *delay* ist.

2.2 Statistical Static Timing Analysis (SSTA)

Bei der SSTA wird die Schaltung wie bei der STA als gerichteter Graph beschrieben, wobei wieder die Gatter die Knoten und die Verbindungen der Gatter die Kanten bilden. Alle Verzögerungszeiten werden jedoch mit einer Gauß-Verteilung beschrieben. Zur Bestimmung des Zeitverhaltens der Schaltung wird der Graph ebenfalls traversiert. Bei Gattern mit einem Eingang oder bei Verbindungsleitungen erfolgt eine Addition der Werte:

$$\mu_{neu} = \mu_1 + \mu_2, \sigma_{neu} = \sqrt{\sigma_1^2 + \sigma_2^2}$$

Bei Knoten mit mehr als zwei eingehenden Kanten, d. h. Knoten die Gatter mit mehr als einem Eingang repräsentieren, wird bisher nur das zuletzt eintreffende Signal betrachtet.

3. SSTA an Gattern mit mehreren Eingängen

Bisher die Gauß-Verteilung des Ausgangssignals eines Gatters mit mehreren Eingängen nur anhand des zuletzt eintreffenden Eingangssignals bestimmt. Dieser Ansatz hat jedoch einen Fehler, der das Ergebnis der Zeitanalyse verfälscht. Agarwal et. al.

präsentieren in [3] ein Verfahren, bei dem für die Analyse des Zeitverhaltens jedes Gatter mit mehreren Eingängen in Gatter mit nur einem Eingang aufgeteilt wird. Ein weiterer Ansatz ist die Erstellung von Tabellen, die das Ausgangssignal für verschiedene Eingangssignalkombinationen beschreiben [4]. Sowie diese beiden Verfahren, sind auch andere bekannte Ansätze entweder sehr aufwendig in der Berechnung oder fehlerbehaftet.
Ein anderer Ansatz resultiert aus der Tatsache, dass die Gauß-Verteilung *P(x)* des Ausgangssignals eines Gatters mit mehreren Eingängen aus der Faltung der *P(x)* der Eingangssignale entsteht. Da die kumulative Wahrscheinlichkeitsdichte *C(x)* das Integral der Gauß-Verteilung darstellt, resultiert somit das *C(x)* des Ausgangssignals aus der Multiplikation der *C(x)* der Eingangssignale. Die Idee des neuen Ansatzes besteht darin, die *C(x)* der Eingangssignale als Geradengleichungen *s(x)* mit:

$$s(x)=\frac{1}{3\sigma}(x-\mu+3\sigma)$$

zu approximieren. Dabei sind μ der Erwartungswert und σ die Standardabweichung von *P(x)* des Eingangssignals. Das *C(x)* des Ausgangssignals ergibt sich nun aus der Multiplikation der einzelnen Geradengleichungen, wobei gilt, dass $C(x) = 0,5$ bei $x = \mu$. Der neue Erwartungswert ergibt sich aus:

$$0.5 = \prod_{i=0}^{Eingangs\_Signale} \frac{1}{(3\sigma_i)}(\mu_{neu}-\mu_i+1.5\sigma_i)$$

Wenn der neue Erwartungswert μ_{neu} bekannt ist, ergibt sich die neue Standardabweichung σ_{neu} aus der Differenz zwischen μ_{new} und dem Zeitpunkt t_{max}, an dem das letzte Eingangssignal mit einer gewählten Wahrscheinlichkeit *P* eingetroffen ist. Bei *P=99,9%* gilt:

$$t_{\max} = \max(\mu_1+3\sigma_1, \mu_2+3\sigma_2, \ldots, \mu_n+3\sigma_n)$$
$$\sigma_{neu} = (t_{\max}-\mu_{neu})/3$$

4. Modellierung der Parametervariationen

Bisher wird das Verhalten der Verzögerungszeit bei der Variation eines Parameters anhand von Gleichungen erster Ordnung beschrieben [5]. Der Vorteil dieses Ansatzes besteht darin, dass das Verhalten für verschiedene Werte der Parametervariation auf einem Chip untersucht werden kann. Der Ansatz ist jedoch ungenau, da die Gleichungen nur Näherungen sind und auf Grund des hohen Aufwands nicht selten nur ein bis zwei Parameter variiert werden. Weiterhin konnte in [6] gezeigt werden, dass die Unterschiede der Parametervariation innerhalb eines Chips geringer sind als allgemein angenommen.
Ein anderer Ansatz zur Modellierung der Parametervariation basiert auf Monte-Carlo Spice-Simulationen der Gatter, wobei alle Parameter, die das Zeitverhalten beeinflussen (siehe Abschnitt 2), als normalverteilt betrachtet werden. Es ist zu beobachten, dass die Berechnungszeit der Gatter annähernd als Gauß-Verteilung betrachtet werden kann. Daraus folgt, die Beschreibung der Verzögerungszeit eines Gatters bei Parametervariation kann als Gauß-Verteilung erfolgen und es können alle eintretenden Parametervariationen betrachtet werden.

5. Ergebnisse

Es wurden verschiedene ISCAS Schaltungen simuliert. Die verwendeten Gatter basieren auf einer prädiktiven 65nm-Technologie (BPTM [7]). Die maximale Verzögerungszeit aller Gatter wurde unter Berücksichtigung der Parametervariation charakterisiert. Dabei wurden die maximale Berechnungszeit sowie die approximierte Gauß-Verteilung bestimmt. Eine Analyse des Zeitverhaltens wurde mit der *Corner Case* Methode und mit dem neuen SSTA Ansatz für 99,9% und 97,5% Zuverlässigkeit vorgenommen. Bei einer Zuverlässigkeit von 99,9% beträgt die Reduzierung 19% gegenüber 21% bei einer Zuverlässigkeit von 97,5%. Die Zuverlässigkeit besagt in diesem Fall, mit welcher Wahrscheinlichkeit die Schaltungen im schlechtesten Fall die Berechnung in der geforderten Zeit beenden.

6. Zusammenfassung

In der vorliegenden Arbeit wurde ein neuer Ansatz zur statistischen Analyse des Zeitverhaltens (SSTA) an Gattern mit mehreren Eingängen vorgestellt. Dabei wird die zufällige Verteilung des Zeitverhaltens der Eingangssignale als Geradengleichung approximiert. Weiterhin wurde ein Vorschlag zur Modellierung des Zeitverhaltens von CMOS-Gattern bei Parametervariation präsentiert. Dieser basiert auf der Tatsache, dass die Verzögerungszeit eines Gatters als Gauß-Verteilung angegeben werden kann. Die beschriebenen Methoden erreichen eine Reduzierung der prognostizierten Berechnungszeit der Schaltung um durchschnittlich 19% bei 99,9% Zuverlässigkeit und 21% bei 97,5% Zuverlässigkeit.

7. Referenzen

[1] S. Borkar, et. al, “Design and reliability challenges in nanometer technologies”, DAC’04

[2] S.H. Choi et. al., “Novel Sizing for Yield Improvement under Process Variation in Nanometer Technology”, DAC’04.

[3] A. Agarwal, et. al: “Statistical Gate Delay Model Considering Multiple Input Switching”, DAC’04.

[4] S.H. Choi et. al, “Novel Sizing for Yield Improvement under Process Variation in Nanometer Technology”, DAC’04

[5] M. Orshansky et. al, “A general probabilistic framework for worst-case timing analysis”, DAC’02

[6] S. B. Samaan, “The impact of device parameter variations on the frequency and performance of VLSI chips“, ICCAD’04.

[7] Y. Cao, et. Al: “New paradigm of predictive MOSFET and interconnect modeling for early circuit design“, CICC’00.